램리서치, AI 칩 패키징 난제 풀 '벡터 테오스 3D' 장비 공개

[아이뉴스24 박지은 기자] 램리서치가 AI 반도체 제작에서 가장 까다로운 단계로 꼽히는 ‘첨단 패키징 공정’의 난제를 해결할 신규 장비를 선보였다.

박준홍 램리서치코리아 대표는 14일 서울 강남구 파르나스서울에서 열린 기자간담회에서 “AI 혁명이 새로운 아키텍처를 요구하고 있다”며 “혁신의 중심이 기존 ‘칩 설계’에서 ‘패키징 기술’로 확장되고 있다”고 말했다.

램리서치는 이날 고대역폭메모리(HBM)와 칩렛 구조 반도체에서 빈번히 발생하는 웨이퍼 휨, 필름 균열, 층간 빈 공간 문제를 줄일 수 있는 증착 장비 ‘벡터 테오스 3D(VECTOR® TEOS 3D)’를 공개했다.

AI 연산은 초당 방대한 데이터를 읽고 쓰는 과정이 반복돼 메모리 속도가 전체 성능을 좌우한다. 이를 해결하기 위해 메모리 칩을 여러 장 쌓아 올린 HBM 구조가 활용되지만, 적층이 늘어날수록 칩 두께가 증가하면서 웨이퍼 휨, 절연 필름 크랙, 빈 공간 발생 등 결함 위험이 커진다. 이러한 결함은 수율과 신뢰성에 직접 영향을 미쳐 AI용 GPU·HBM 생산에 부담이 된다.

오드리 찰스 램리서치 기업 전략 및 어드밴스드 패키징 부문 수석 부사장은 “첨단 패키징으로 멀티칩을 초고밀도로 통합해 전력 효율과 데이터 전송 효율을 극대화함으로써 AI 프로세서가 본연의 성능을 내도록 지원한다”고 설명했다. 신규 장비가 ‘두껍고 휘어진 웨이퍼도 정교하게 다룰 수 있다’는 점도 강조했다.

램리서치에 따르면 이 장비는 웨이퍼를 흔들림 없이 지지하는 고정 기술과 열·압력을 균일하게 분산시키는 구조를 적용해, 웨이퍼가 휘어 있어도 균일한 필름 형성이 가능하도록 설계됐다. 특히 칩 사이를 메우는 절연 필름을 30마이크론 이상 두께로 깔아야 하는 HBM 패키징에서 흔히 발생하는 필름 갈라짐(크랙) 문제를 단일 공정으로 해결할 수 있다고 소개했다. 일반 반도체 공정의 필름 두께가 0.1~1마이크론 수준인 점을 감안하면 고난도 기술로 평가된다.

생산성 개선도 이뤄졌다. 장비 내부에 4개의 공정 스테이션을 배치해 여러 장의 웨이퍼를 동시에 처리할 수 있으며, 기존 대비 약 70% 빠른 속도로 공정을 수행한다. 공정 중 결함을 자동 감지하는 기능과 에너지 효율을 높이는 RF·ECO 제어 기술도 적용됐다.

램리서치는 “AI 반도체는 패키징 난도가 가장 빠르게 높아지는 분야”라며 “웨이퍼 변형·필름 결함 등 후공정 문제를 해결하는 장비로 고객 요구에 대응하겠다”고 밝혔다.